基于异步串行链接的FPGA布线算法
作者:
商信华
信阳农林学院信息工程学院
河南信阳464000
关键词:
可编程门阵列(FPGA)
异步串行收发器
布线拥挤
串行化
布通率
摘要：
针对现场可编程门阵列（FPGA）的布线拥挤问题,为了提高布通率,提出了基于异步串行链接的FPGA布线框架,该框架由异步串行收发器和相应的快速布线算法组成,最大优势是将串行线路的合理框架成功应用于FPGA。首先,在FPGA中添加异步串行收发器;然后,运用post-routing算法更新FPGA布线,选择非关键且足够长的导线段附近的最优组,对其进行串行化。最后,异步串行数据传输后,将信号反串行化成并行信号。实验结果显示,在面积和功耗的代价合理的情况下,利用异步数据串行化能有效减少布线数量和布线拥挤（分别为18.81%和48.73%）,同时系统性能并未有任何下降。该算法可用于开发集成度更高、更复杂的FPGA。
上一篇：不完备信息系统的编队防空威胁规则提取方法
下一篇：多种算法下的四旋翼飞行器高度控制设计