FPGA与DSP的雷达数据传输接口设计
作者:
陈文鹤
;
毕欣
;
曹云侠
;
邵壮
关键词:
FIFO
EMIF
FPGA
DSP
VerilogHDL
摘要：
在雷达信号处理过程当中,雷达信号的采集和存取是雷达系统重要的环节,由于ADC的采样速率,数据的宽度与DSP的时钟和宽度并不相同,为了保证两种之间的数据正确传输,基于FPGA的FIFO解决了这样的问题。文章介绍了DSP的EMIF(外部存储器接口)与异步FIFO(先进先出)存储器的基本结构和原理。着重阐述了EMIF如何读取FIFO存储器的数据,硬件的连接和软件的控制。通过实验测试,该设计方案实现雷达信号数据的正确传输。
上一篇：耙吸挖泥船泥舱沉降模型参数辩识及其应用
下一篇：RH精炼合金加料系统智能化控制技术